// ******************************************************************************
// Copyright     :  Copyright (C) 2018, Hisilicon Technologies Co. Ltd.
// File name     :  gpio_apbif_reg_offset_field.h
// Project line  :  ICT
// Department    :  ICT Processor Chipset Development Dep
// Version       :  1.0
// Date          :  2014/9/3
// Description   :  The description of Hi1382V100 project
// Others        :  Generated automatically by nManager V4.2
// History       :  2018/03/16 17:30:47 Create file
// ******************************************************************************

#ifndef __GPIO_APBIF_REG_OFFSET_FIELD_H__
#define __GPIO_APBIF_REG_OFFSET_FIELD_H__

#define GPIO_APBIF_GPIO_SWPORTA_DR_LEN    32
#define GPIO_APBIF_GPIO_SWPORTA_DR_OFFSET 0

#define GPIO_APBIF_GPIO_SWPORTA_DDR_LEN    32
#define GPIO_APBIF_GPIO_SWPORTA_DDR_OFFSET 0

#define GPIO_APBIF_GPIO_INTEN_LEN    32
#define GPIO_APBIF_GPIO_INTEN_OFFSET 0

#define GPIO_APBIF_GPIO_INTMASK_LEN    32
#define GPIO_APBIF_GPIO_INTMASK_OFFSET 0

#define GPIO_APBIF_GPIO_INTTYPE_LEVEL_LEN    32
#define GPIO_APBIF_GPIO_INTTYPE_LEVEL_OFFSET 0

#define GPIO_APBIF_GPIO_INT_POLARITY_LEN    32
#define GPIO_APBIF_GPIO_INT_POLARITY_OFFSET 0

#define GPIO_APBIF_GPIO_INTSTATUS_LEN    32
#define GPIO_APBIF_GPIO_INTSTATUS_OFFSET 0

#define GPIO_APBIF_GPIO_RAW_INTSTATUS_LEN    32
#define GPIO_APBIF_GPIO_RAW_INTSTATUS_OFFSET 0

#define GPIO_APBIF_GPIO_DEBOUNCE_LEN    32
#define GPIO_APBIF_GPIO_DEBOUNCE_OFFSET 0

#define GPIO_APBIF_GPIO_PORTA_EOI_LEN    32
#define GPIO_APBIF_GPIO_PORTA_EOI_OFFSET 0

#define GPIO_APBIF_GPIO_EXT_PORTA_RB_LEN    32
#define GPIO_APBIF_GPIO_EXT_PORTA_RB_OFFSET 0

#define GPIO_APBIF_GPIO_LS_SYNC_LEN    1
#define GPIO_APBIF_GPIO_LS_SYNC_OFFSET 0

#define GPIO_APBIF_GPIO_COMB_INT_MSK_LEN    1
#define GPIO_APBIF_GPIO_COMB_INT_MSK_OFFSET 0

#define GPIO_APBIF_GPIO_SWPORTA_DR_WL_LEN    32
#define GPIO_APBIF_GPIO_SWPORTA_DR_WL_OFFSET 0

#define GPIO_APBIF_GPIO_SWPORTA_DR_CLR_LEN    32
#define GPIO_APBIF_GPIO_SWPORTA_DR_CLR_OFFSET 0

#define GPIO_APBIF_GPIO_SWPORTA_DR_ST_LEN    32
#define GPIO_APBIF_GPIO_SWPORTA_DR_ST_OFFSET 0

#define GPIO_APBIF_GPIO_SWPORTA_DDR_WL_LEN    32
#define GPIO_APBIF_GPIO_SWPORTA_DDR_WL_OFFSET 0

#define GPIO_APBIF_GPIO_SWPORTA_DDR_CLR_LEN    32
#define GPIO_APBIF_GPIO_SWPORTA_DDR_CLR_OFFSET 0

#define GPIO_APBIF_GPIO_SWPORTA_DDR_ST_LEN    32
#define GPIO_APBIF_GPIO_SWPORTA_DDR_ST_OFFSET 0

#define GPIO_APBIF_GPIO_INTEN_WL_LEN    32
#define GPIO_APBIF_GPIO_INTEN_WL_OFFSET 0

#define GPIO_APBIF_GPIO_INTEN_CLR_LEN    32
#define GPIO_APBIF_GPIO_INTEN_CLR_OFFSET 0

#define GPIO_APBIF_GPIO_INTEN_ST_LEN    32
#define GPIO_APBIF_GPIO_INTEN_ST_OFFSET 0

#define GPIO_APBIF_GPIO_INTMASK_WL_LEN    32
#define GPIO_APBIF_GPIO_INTMASK_WL_OFFSET 0

#define GPIO_APBIF_GPIO_INTMASK_CLR_LEN    32
#define GPIO_APBIF_GPIO_INTMASK_CLR_OFFSET 0

#define GPIO_APBIF_GPIO_INTMASK_ST_LEN    32
#define GPIO_APBIF_GPIO_INTMASK_ST_OFFSET 0

#define GPIO_APBIF_GPIO_INTTYPE_LEVEL_WL_LEN    32
#define GPIO_APBIF_GPIO_INTTYPE_LEVEL_WL_OFFSET 0

#define GPIO_APBIF_GPIO_INTTYPE_LEVEL_CLR_LEN    32
#define GPIO_APBIF_GPIO_INTTYPE_LEVEL_CLR_OFFSET 0

#define GPIO_APBIF_GPIO_INTTYPE_LEVEL_ST_LEN    32
#define GPIO_APBIF_GPIO_INTTYPE_LEVEL_ST_OFFSET 0

#define GPIO_APBIF_GPIO_INT_POLARITY_WL_LEN    32
#define GPIO_APBIF_GPIO_INT_POLARITY_WL_OFFSET 0

#define GPIO_APBIF_GPIO_INT_POLARITY_CLR_LEN    32
#define GPIO_APBIF_GPIO_INT_POLARITY_CLR_OFFSET 0

#define GPIO_APBIF_GPIO_INT_POLARITY_ST_LEN    32
#define GPIO_APBIF_GPIO_INT_POLARITY_ST_OFFSET 0

#define GPIO_APBIF_GPIO_DEBOUNCE_WL_LEN    32
#define GPIO_APBIF_GPIO_DEBOUNCE_WL_OFFSET 0

#define GPIO_APBIF_GPIO_DEBOUNCE_CLR_LEN    32
#define GPIO_APBIF_GPIO_DEBOUNCE_CLR_OFFSET 0

#define GPIO_APBIF_GPIO_DEBOUNCE_ST_LEN    32
#define GPIO_APBIF_GPIO_DEBOUNCE_ST_OFFSET 0

#define GPIO_APBIF_GPIO_INTSTATUS_WL_LEN    32
#define GPIO_APBIF_GPIO_INTSTATUS_WL_OFFSET 0

#define GPIO_APBIF_GPIO_RAW_INTSTATUS_WL_LEN    32
#define GPIO_APBIF_GPIO_RAW_INTSTATUS_WL_OFFSET 0

#define GPIO_APBIF_GPIO_PORTA_EOI_WL_LEN    32
#define GPIO_APBIF_GPIO_PORTA_EOI_WL_OFFSET 0

#define GPIO_APBIF_GPIO_EXT_PORTA_RB_WL_LEN    32
#define GPIO_APBIF_GPIO_EXT_PORTA_RB_WL_OFFSET 0

#define GPIO_APBIF_GPIO_LS_SYNC_WL_LEN    1
#define GPIO_APBIF_GPIO_LS_SYNC_WL_OFFSET 0

#define GPIO_APBIF_GPIO_COMB_INT_MSK_WL_LEN    1
#define GPIO_APBIF_GPIO_COMB_INT_MSK_WL_OFFSET 0

#endif // __GPIO_APBIF_REG_OFFSET_FIELD_H__
